工业控制 | 能源技术 | 汽车电子 | 通信网络 | 安防监控 | 智能电网 | 移动手持 | 无线技术 | 家用电器 | 数字广播 | 消费电子 | 应用软件 | 其他方案

电路设计->综合电路图->3G手机电路图->XCD2500BQ中的数字信号处理方框图

XCD2500BQ中的数字信号处理方框图

作者:dolphin时间:2017-03-28浏览次数:520

在VCDfDVD景;碟机中,数字信号处理电路DSP电路也是伺服系统的一部分,由预放电路将激光
头读取的信号进行放大以后将RF信号送到DSP电路中进行数字处理,与此同时从数字信号中还要检测
出主轴电动机的旋转误差,经处理后转换成控制主轴电动机的驱动信号,使主轴电动机按恒线速的要求
旋转t因此主轴电动机伺服电路又称CLV伺服,CLV即恒线速的意思(Constant Linear Velocity)。
CXD2500、CXD2545等集成电路就是为此而设计的集成电路。
图28-4所示是CXD2500BQ的电路方框图,该电路主要包括:32 K缓冲RAM、压控振荡器、不对
称校正器、锁相环、数字音频接口、地址信号发生器、误码校正电路、可变节拍控制电路、EFM解调电
路、数字信号输出电路、主轴电动机CLV处理器伺服状态检测和控制电路等。
VCD光盘在记录前对数字信号进行了8-14bit的转换,或称为8-14bit调制,即EFM调制,这是为
了降低误码率而采取的方法。由激光头读出的数字信号即为EFM调制的信号,此信号在DSP电路中要
将14bit的信号,再还原成8bit的数字信号,这叫EFM解调。解调后再经误码校正、内插等赴理成16bit
的数字信号。
伺服预放电路CXA1782⑧脚输出的RF信号经C140耦合送到@脚,一路送到叠加电路,再分别送
到EFM解调电路、数字PLL电路、同步保护电路和缓冲放大器;另一路送到限幅校正电路。经缓冲后
RF信号从@脚输出r经R164,C142,C148积分、滤波,处理成一个直流电压,输A@脚,去控制限幅
校正电路,对RF信号进行非对称性校正,使RF信号具有良好的对称性。EFM解调电路在数字PLL电
路的控制下,将14bit的数字信号解调成8bit的数字信号。另外,N203⑧脚输出的16.934 MHz:的振荡信
号经滤波电感L200、L203,R194.C141加到@脚内部的时钟发生器,用于产生4.23 MHz的时钟信号。
数字PLL电路利用该时钟信号和RF信号中的时钟成分进行锁相控制,以保证EFM解调的正确性。
EFM解调电路输出的8bit数字信号分别送到寄存器、子码P-W处理器、予码Q处理器和数字信号
输出电路。子码P-W处理器在@脚输入的子码P-W时钟信号控制下产生8bit子码P-W信号,从@脚输
出(该机未用);子码Q处理器在@恻输入的子码Q时钟信号(SOCK) CPU@脚输出)控制下,将8bit
的数字信号处理成子码Q信号,从@脚输出,送到CPU⑥脚,对机心进行控制。
EFM解调出的8bit数字信号经寄存器和数据总线的传递,再经误码纠错处理,进入D/A数据信号
处理器,处理成串行数据信号,再经串/并行处理器处理,输出数据信号,供MPEG解码。当@脚(音
频数据信号输出模式选择开关)为高电平时,选择并行数据信号输出;当@脚为低电平时,选择串行数
据信号( DATA)从@脚袖出(该机为此种模式),经接插件XP702送到解码电路作进一步处理。



评论

技术专区