工业控制 | 能源技术 | 汽车电子 | 通信网络 | 安防监控 | 智能电网 | 移动手持 | 无线技术 | 家用电器 | 数字广播 | 消费电子 | 应用软件 | 其他方案

电路设计->综合电路图->综合电路图->高速PCB设计中的EMI问题研究

高速PCB设计中的EMI问题研究

作者:dolphin时间:2017-02-28

针对高速PCB设计中的EMI问题,提出相应的解决办法。分别在布局、布线、滤波等方面提出详细的设计原则以及相应的EMI设计方法,并针对这些方法提出注意事项。同时,EMI问题必须通过试验来解决,EMI测试是电路设计中不可或缺的部分。通过注意这些事项,可以有效减小PCB的EMI现象。

关键词: EMI;布局;布线;接地

0 引言

电子工艺日新月异,而元器件的边沿速度也越来越高。电路工作速度快了之后,PCB设计的要求也随之越来越高。PCB设计质量的好坏甚至决定了电路中元器件工作性能乃至整体电路的性能是否达标。特别是考虑到成本以及PCB面积,综合电路功能,EMI(Electromagnetic Interface)干扰源产生的途径也越来越多,机理也越来越复杂。

1 EMI产生机理及解决方案

简单的EMI三要素包含电磁干扰源、传播途径、受扰体[1]。明确了EMI产生的因素之后,在PCB设计时就要考虑哪些因素最容易解决,哪些只能折衷解决。从而在布局、布线以及接地时就必须认真考虑。

1.1 布局

在进行PCB布局的时候,首先根据功能进行区域划分。不同功能分布于不同区域。同时在功能区域中再重点照顾敏感单元。

总体而言,PCB布局的时候要遵循下面原则:

(1)在高速电路中,必须考虑元器件的管脚的分布参数,尤其对于高速时钟信号,器件管脚的分布电容影响特别大。同时参考分布电感的影响,有可能会引起信号的震荡,从而导致电路功能失效。所以在布局时应尽量紧凑,缩短将来布线时的导线长度,减小EMI的影响。

(2)如果在电路中模拟器件和电子器件同时存在,那么就必须将两者分开布局。因为数字器件的信号成分非常复杂,存在多次谐波,会对模拟信号产生非常大的影响。在布局时必须认真考虑[2]。

(3)目前的高速电路中势必有时钟单元。而时钟单元工作的原理其实可以等效为一个噪声源,当满足一定条件时这个单元就会震荡。它是电路中非常重要的传导干扰和辐射干扰的源泉。所以在PCB布局时一定不要把时钟单元放置于PCB的边沿位置。否则PCB的EMI问题将会非常严重。尽量将时钟单元放置于PCB 的中心位置。可以大大降低电路中的EMI现象[3]。

1.2 布线

在PCB布线时如果成本控制不高,则可以尽量地增加地平面,以减小EMI影响。但是如果对于成本控制严格,则就必须认真考虑PCB的层数以及叠层顺序。同时还要考虑信号类别,高速信号尽量和低速信号分开布线;噪声的来源以及如何增强噪声抑制;阻抗匹配的问题,如果高速信号失匹,必然造成信号的反射,降低电路可靠性;其他如网络表在布线时也要综合考虑。

1.2.1 布线的基本原则

布线时一般遵循如下原则:

(1)在布线时尽量避免断点,即尽量避免走直角,如图1所示,因为这样会造成反射。为了避免这种现象,尽量将信号拐点处平滑。同时关键信号不得跨越分割区域,否则EMI会急剧增加。最常见的信号线跨越就是跨越不同的电源分割区域。

(2)在布局时就考虑到了模拟器件和数字器件需要分开,所以二者布线同样要尽量分开。同时尽量加宽地线和电源线的宽度,一般的布线经验是地线宽度 电源线宽度 信号线宽度。同时在数字信号线布线时综合考虑3W原则,对于多层板,内电层要考虑20H原则,考虑到这些则可以避免70%的 EMI现象。对于模拟敏感的导线则采取诸如包地的措施。

(3)诸如USB2.0或者其他高速差分线在布线时尽量采用耦合方式布线,同时确保差分对之间的参考平面完整。由于差分对一般而言都是高速信号,所以尽量不要在PCB边沿布线。

1.2.2 环路(loops)

电流回路是在PCB设计中不可避免的。自信号流出至信号流入而形成环路,每个环路都相当于一个天线。要减小PCB中的EMI,也就意味着要减小环路的数量以及环路的天线能力。这就是说在设计时要了解每一个信号线的流向,对于高速信号必须要减小它的环路面积[4]。

对于电路中应用最多的是去耦电容构成的电源回路,如图2所示。如果去耦电容放置位置如左图,则构成的电流回路较大,EMI现象也会较为明显;而如右图则紧靠芯片放置,去耦回路很小,能起到较为明显的去EMI作用。减小环路一般要注意如下事项:

(1)保证每条信号线的两点之间只有一条路径。

(2)尽量使用地平面,同时保证信号回路没有阻塞。

1.2.3 PCB的地线

(1)PCB的接地系统中要明确数字地、模拟地、系统屏蔽地之间的区别。数字地与模拟地之间用磁珠和电容隔离。而将数字地和屏蔽地直接相连。

(2)在PCB中如果允许,则尽量加粗地线。实在条件有限,最少也要降额50%使用,才能安全可靠。

(3)接地线要构成闭合回路,能够增强抗干扰能力,也可以减小系统之间的电位差[5]。

1.3 滤波设计

在高速PCB中,对于电源线和信号线,可以采取滤波处理。常规的措施有添加磁性滤波器件、EMI滤波器、去耦电容等(如图3)。

1.3.1 去耦电容选择

(1)在电路中去耦电容的作用既可以平滑电源,也可以增强器件抗干扰能力。一般去耦电容选择瓷片电容,瓷片电容温度稳定性较高,精度高,体积小,ESR(等效电阻)低。在电路设计中一般选用1 ?滋F~100 ?滋F容值之间,同时根据电路来考虑电容的耐压问题。

(2)去耦电容位置已经在前面电源回路中讲述过,一定要紧靠器件放置,否则效果不好。

1.3.2 磁性器件选择

磁性器件有电感和磁珠两类,一般在电源端选用电感,而在信号线之间选用磁珠。在磁性器件选择时一定要考虑它的饱和度参数。一旦磁性器件饱和,则会烧毁。同时要考虑磁性器件的Q(品质因数)和DCR参数。

在信号线中常用的有串口线上使用磁珠增强抗EMI能力,如图4所示。

1.3.3 EMI滤波器选择

在电源入和信号线出的地方是共摸干扰严重的地方。常见的抗共模干扰措施有添加共摸电感、压敏电阻、LC电路、专用的EMI滤波器等。在高速数字电路中,如USB、HDMI等数字接口高速传输,必须考虑EMI问题。这里就不再一一赘述了。

1.4 信号反射

在信号传输中总是希望源端能量能够全部传输到负载端,也就是ZL和ZO一定要相等。如果它们不相等(即阻抗不匹配),则势必有部分能量会被反射。

如果线路传输延迟较长,有较强的信号反射回源端,那么源端必须改变一个较大的量去补偿,这个时候就出现了振铃,如图5所示。

信号出现振铃的时候,也是EMI现象严重的时候。在PCB设计中为了避免出现这种现象。一般需遵循如表1原则。

2 EMI测试

在产品设计之后,虽然综合考虑了很多避免EMI的方法。但是一定要通过测试才能发现问题,然后整改设备,解决问题。

EMI测试包含了测试方法、仪器以及测试场所。测试方法自然是参考各项标准来测试,而仪器如果条件不允许的话,使用频谱仪也能定性的测试。如果想要知道设备具体EMI相关值,必须使用专业设备。至于测试场所,最好是在暗室中测试,如果条件不允许,则折衷考虑。

3 结语

高速PCB设计中对于EMI的考虑是一个非常复杂的程序。而且在前面所述的多种因素有时互为矛盾,此时就需要设计者综合考虑哪个是主要矛盾,要首先考虑,哪些可以退而求其次。但无论如何,对于解决EMI的手段势必会越来越多且有效。

参考文献

[1] 曼特罗斯.电磁兼容的印制电路板设计[M].吕英华等,译.北京:机械工业出版社,2008.

[2] 田建学.机载设备电磁兼容设计与实施[M].北京:国防工业出版社,2010.

[3] 陈淑凤.航天器电磁兼容技术[M].北京:中国科学技术出版社,2007.

[4] 郑军奇.EMC电磁兼容设计与案例分析[M].北京:电子工业出版社,2010.

[5] 朱文立.电磁兼容设计与整改对策及案例分析[M].北京:电子工业出版社,2012.



评论

技术专区