首页->MUX-08
如果DAC使用锁相环(PLL)合成器来定时，那么同步两个DAC的方法就是每个DAC使用单独的PLL (图7)。DAC1和DAC2的LVDS数据时钟输出相位与参考时钟相比较。这样的话，DAC的内部时钟分频器在时钟生成P......
可以利用Xilinx® FPGA中先进的数字时钟管理程序(DCM)来检测两个MUX-DAC的数据时钟之间的相位差异(图)。DCM1生成一个与DATACLK1和DATACLK2相同频率的时钟。 以时钟周期......
......
dolphin 2010-08-31
dolphin 2010-08-31
