C182一级N分频应用线路图

图中所示是用C182进行一级N分频的应用线路.0输出端接到PE端,CF端接高电平,INH接低电平,当计数器在时钟脉冲作用下作减法计数,MR应外于计数状态,一旦QA~QD为"0"时,0输出跳变为"1"送到PE端,于是就自动地把预置数送到计数器输出端,使计数器进入预定的减法计数状态.当计数脉冲