低压带隙基准电路图

　　为满足带隙基准电路的低压应用，这里采用一种电流模式结构的低压带隙基准电路，如图所示。该电路可以输出低于1 V的电压，有效降低了电路的电源电压；同时，电路中采用与电压无关的偏置及带负反馈网络的二级运放，降低了电路的电源敏感性。