工业控制 | 能源技术 | 汽车电子 | 通信网络 | 安防监控 | 智能电网 | 移动手持 | 无线技术 | 家用电器 | 数字广播 | 消费电子 | 应用软件 | 其他方案

电路设计->控制电路图->保护电路图->基于FPGA的锁相环位同步提取电路

基于FPGA的锁相环位同步提取电路

作者:dolphin时间:2012-07-27浏览次数:1254

  基于fpga的锁相环位同步提取电路

  该电路如图所示,它由双相高频时钟源、过零检测电路、鉴相器、控制器和分频器组成。

  

基于FPGA的锁相环位同步提取电路 www.elecfans.com
该电路由d触发器组成的二分频器和两个与门组成,它将fpga的高频时钟信号clk_xm变换成两路相位相反的时钟信号,由e、f输出,然后送给控制电路的常开门g3和常闭门g4。其中f路信号还作为控制器中的d1和d2触发器的时钟信号。实际系统中,fpga的高频时钟频率为32.768mhz,e、f两路信号频率为32.768/2=16.384mhz。


评论

技术专区