基本rs触发器原理

基本RS触发器
1 基本RS触发器的工作原理
基本RS触发器的电路如图1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发器也称为闩锁（Latch）触发器。


(a) (b)
图1 基本RS触发器电路图和逻辑符号
定义A门的一个输入端为Rd 端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时 Sd 端应为高电平；B门的一个输入端为 Sd 端，称为直接置“1”端，或直接置位端（Set），此时 Rd 端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端Q ，图中为B门的输出端。另一个与非门的输出端为 Q 端，这两个端头的状态应该相反。因基本RS触发器的电路是对称的，定义A门的输出端为Q端， 还是定义B门的输出端为Q端都是可以的。一旦Q端确定， Rd和 Sd 端就随之确定，再不能任意更改。
2 两个稳态
这种电路结构，可以形成两个稳态，即
Q =1，Q=0，Q=0，Q =1
当 Q=1时，Q=1和 Rd =1决定了A门的输出，即Q=0 ， Q=0反馈回来又保证了Q=1 ；当 Q=0时，Q=1，Q=1和 Sd =1决定了B门的输出，即 Q=0，Q=0又保证了Q =1 。
在没有加入触发信号之前，即 Rd和Sd 端都是高电平，电路的状态不会改变。
3 触发翻转
电路要改变状态必须加入触发信号，因是与非门构成的基本RS触发器，所以，触发信号是低电平有效。若是由或非门构成的基本RS触发器，触发信号是高电平有效。
Rd和Sd 是一次信号，只能一个一个的加，即它们不能同时为低电平。
在 Rd 端加低电平触发信号，Rd =0，于是Q =1 ， Q =1和Sd =1决定了Q=0 ，触发器置“0”。 Rd 是置“0”的触发器信号。
Q=0以后，反馈回来就可以替代Rd =0的作用， Rd=0就可以撤消了。所以， Rd 不需要长时间保留，是一个触发器信号。
在Sd 端加低电平触发信号，Sd =0，于是Q =1 ， Q =1和 Rd =1决定了Q=0 ，触发器置“1”。但Q=0 反馈回来， Sd =0才可以撤消， Sd是置“1”的触发器信号。
如果是由或非门构成的基本RS触发器，触发信号是高电平有效。此时直接置“0”端用符号Rd；直接置“1”端用符号Sd。
4 真值表和特征方程

以上过程，可以用真值表来描述，见上表。表中的Qn和 Qn表示触发器的现在状态，简称现态；Qn+1和Qn+1表示触发器在触发脉冲作用后输出端的新状态,简称次态。对于新状态Qn+1而言，Qn也称为原状态。
上表真值表 表中Qn=Qn+1表示新状态等于原状态，即触发器没有翻转，触发器的状态保持不变。必须注意的是，一般书上列出的基本RS触发器的真值表中，当 Rd =0、 Sd =0时，Q的状态为任意态。这是指当 Rd 、Sd 同时撤消时，Q端状态不定。若当 Rd =0、Sd =0时，Q =1，状态都为“1”，是确定的。但这一状态违背了触发器Q端和 Q端状态必须相反的规定，是不正常的工作状态。若Rd 、Sd不同时撤消时，Q端状态是确定的，但若Rd 、Sd同时撤消时，Q端状态是不确定的。由于与非门响应有延迟，且两个门延迟时间不同，这时哪个门先动做了，触发器就保持该状态，这一点一定不要误解。但具体可见例1 。
把上表所列逻辑关系写成逻辑函数式，则得到

利用约束条件将上式化简，于是得到特征方程

例1：画出基本RS触发器在给定输入信号 Rd 、和Sd 的作用下，Q端和 Q 端的波形。输入波形如图2所示。
解：此例题的解答见图2的下半部分。　

图2 例1的解答波形图
5 状态转换图
对触发器这样一种时序数字电路，它的逻辑功能的描述除了用真值表外，还可以用状态转换图。真值表在组合数字电路中已经采用过，而状态转换图在这里是第一次出现。实际上，状态转换图是真值表的图形化，二者在本质上是一致的，只是表现形式不同而已。基本RS触发器的状态转换图如图3所示。
图中二个圆圈，其中写有0和1代表了基本RS触发器的两个稳态，状态的转换方向用箭头表示，状态转换的条件标明在箭头的旁边。从“1”状态转换到“0”状态，为置“0”，对应真值表中的第一行；从“0”状态转换到“1”状态，为置“1”，对应真值表中的第二行；从“0”状态有一个箭头自己闭合，即源于“0”又终止于“0”，对应真值表的第一行置“0”和第三行的保持；从“1”状态有一个箭头自己闭合，即源于“1”又终止于“1”，对应真值表的第二行置“1”和第三行的保持。

图3 基本RS触发器的状态转换图
6 集成基本RS触发器
(1)．TTL集成RS触发器
图4所示TTL集成基本RS触发器74279、74LS279的逻辑电路和引出端功能图。在一个芯片上，集成了两个如图4(a)所示的电路和两个如图4(b)所示的电路，共4个触发器。

图4 (a)单触发电路 (b)两个触发端电路 (c)引出端功能图
(2)．CMOS集成RS触发器CC4043
CC4043中集成了4个基本RS触发器，逻辑符号如图5所示。

图5 CC4043)引出端功能图
同步时钟RS触发器
1 同步时钟触发器引出
基本RS触发器具有置“0”和置“1”的功能，这种功能是由触发信号决定的，什么时刻来 Rd 或Sd 信号就什么时刻置“0”或置“1”。也就是说Rd 或Sd到来，基本RS触发器随之翻转，这在实际应用中会有许多不便。在一个由多个触发器构成的电路系统中，各个触发器会有所联系，一旦有一个发生翻转，其它与之连接的触发器会陆续翻转。这在各触发器的时间关系上难于控制，弄不好会在各触发器的状态转换关系上造成错乱。为此我们希望有一种这样的触发器，它们在一个称为时钟脉冲信号（Clock Pulse）的控制下翻转，没有CP就不翻转，CP来到后才翻转。至于翻转成何种状态，则由触发器的数据输入端决定，或根据触发器的真值表决定。这种在时钟控制下翻转，而翻转后的状态由翻转前数据端的状态决定的触发器，称为时钟触发器。