TLC1540/TLC541及其应用

TLC1540/TLC541及其应用

1. TLC1540/1541的特点

1.1 概述 TLC1540/1541是以10位开关电容逐次逼近A/D转换器为基础而构造的CMOS A/D转换器。它们设计成能通过三态输出和模拟输入与微处理器或外围设备串行接口，也可以独立工作。TLC1540/1541仅用输入/输出时钟（I/O CLOCK）和芯片选择（）输入作数据控制，其最高I/O CLOCK输入频率为1.1MHz，应用与TLC540/541类似。不同的是TLC1540/1541提供了片内系统时钟，通常工作在2.1MHz而不需要外部时钟。片内系统时钟使内部器件的操作独立于串行输入/输出时序并允许TLC1540/1541象许多软件和硬件所要求的那样工作。I/O CLOCK和内部系统时钟一起可以实现高速数据传送以及每秒32258次转换的转换速度。

TLC1540/1541具有通用控制逻辑及自动工作或在MCU 控制下工作的片内采样-保持电路，还有差分高阻抗基准电压输入端，易于实现比例转换（ratiometric conversion）的高速转换器、定标（scaling）以及与逻辑和电源噪声隔离的电路。整个开关电容逐次逼近转换器电路的设计允许在小于21μs的时间内以最大误差分别为+0.5最低有效位（TLC1540）和+1最低有效位（TLC1541）的精度实现转换。 TLC1540C/1541C的工作温度范围是0℃-70℃，封装都有SO、PCC和PDIP三种形式。

1.2特点

TLC1540/1541具有以下特点：

10位分辨率A/D转换器 1.3 功能方框图和引脚排列 TLC1540/1541的功能方框图如图1所示，主要由采样-保持电路、多路模拟开关、片内时钟电路、开关电容A/D转换电路、数据输出寄存器、控制逻辑及数据选择和驱动器等部分组成。小型和PDIP封装的TLC1540/1541的引脚排列如图2所示。

nb

sp; 图2 TLC1540/1541引脚排列图

2 特性与工作原理

2.1 TLC1540/1541在工作范围内的极限参数

电源电压VCC 6.5V TLC1540/1541是在单个芯片内的完善的数据采集系统。每一个器件包含内部系统时钟、采样和保持、10位A/D转换器、片上寄存器以及控制逻辑电路。为了提高灵活性和访问速度，器件有两个控制输入：I/O CLOCK和芯片选择。这些控制输入和与TTL兼容的3态输出易于与微处理器或者微型计算机的串行通信。器件可在21μS或更短的时间内完成转换。TLC1540/1541每31μS重复一次完整的输入-转换-输出周期。系统内部时钟和I/O CLOCK独立使用且不需要任何特定的速度或二者之间的相位关系。这种独立性简化了器件的硬件和软件控制任务。由于这种独立性和系统时钟的内部产生，控制硬件和软件只需关心利用I/O时钟读出先前转换器结果和启动转换。系统内部时钟以这种方式驱动转换电路以便控制硬件和软件不需要涉及这项任务。其工作时序如图3所示。 当为高电平时，DATA OUT处于高阻状态且I/O时钟（I/O CLOCK）被禁止。当使用另外的TLC1540/1541器件时，这种片选控制功能允许I/O CLOCK与其计数部件端共用同样的控制点。当使用多个TLC1540/1541器件时，这也用于使所需的控制逻辑端为最少。控制时序已设计成使启动转换与取得转换结果所需的时间和工作最少。正常的控制时序为：

（1）被拉至低电平。为了使端噪声所产生的误差为最小，在识别低跳变之前，内部电路在 ↓之后等待系统内部时钟两个上升沿与其后的下降沿。当器件用于噪声环境中时，这种技术可用来保护器件使其 免受噪声的影响。当变为低电平时，前次转换结果的最高有效位（MSB）开始出现在DATA OUT端。

图3 TLC1540/1541的工作时序图 （2） 前4个I/O CLOCK周期的上升沿输入正逻辑的通道地址，高位地址在前。在这4个脉冲的下降沿分别输出前一次转换结果的第二、第三、第四和第五个最高有效位。在第四个高电平至低电平的跳变之后，片内采样和保持电路开始对

寻址的模拟通道进行模拟输入采样。采样操作主要是将内部电容器充电到模拟输入电压的电平。

（3） 其后把5个I/O CLOCK周期加到I/O CLOCK端，在这些时钟周期的下降沿，第6、第7、第8、第9、第10个转换位被移出。

（4） 最后一个（第10个）时钟周期被加到I/O CLOCK。此时钟周期高电平至低电平的跳变使片内采样和保持电路开始保持功能。在下面44个系统时钟周期内完成转换。在第10个I/O CLOCK周期之后，必须变为高电平，否则I/O CLOCK必须保持低电平达至少44个系统时钟周期以供保持和转换功能的完成。

在多个转换周期内片选信号可保持低电平。在多个转换周期内使片选信号保持低电平时必须特别注意防止I/O CLOCK线上的噪声闪变。如果发生了闪变，那么在微处理器/控制器和器件之间的I/O时序将失去同步。此外，如果片选信号变为高电平，那么它必须保持高电平直到转换结束为止。否则，片选信号的有效高电平至低电平跳边将引起复位而使正在进行的转换失败。

在44个系统时钟周期发生之前，通过完成步骤1到4可以启动新的转换，同时正在进行的转换中止。此操作产生先前的转换结果而不是正在进行的转换结果。

对于某些应用，诸如选通（strobing）应用，需要在特定的时间点启动转换。此器件能适应这些应用。虽然片内采样和保持在第4个有效I/O时钟周期的负沿开始采样，但是直到第10个有效的I/O时钟周期的负边沿之前，保持功能并不开始。TLC1540/1541继续采样模拟输入，直到I/O时钟的第8个下降沿为止。然后控制电路或软件立即拉低I/O CLOCK并启动保持功能以及在所需的时间点保持模拟信号并开始转换。

3 TLC1540/1541与MCU的接口设计 由于TLC1540/1541采用串行方式来传送数据，在和单片机连接时只需占用4根口线。其中I∕O CLOCK、ADDRESS IN和DATA OUT可以和另外的TLC1540∕1541或外部单元共用。具体的接口方法如图4所示，图中P10接片选端，P11接时钟端，P12接数据输出端，P13接地址输入端。转换的结果可通过P11模拟时钟信号读到MCU中。 程序如下： 1 Texas Instruments.TLC1540/1541 Application Guide Ref.Vol3, Texas Instruments Inc.,1999
2 何立民.MCS-51系列单片机应用系统设计.北京航空航天大学出版社,1995