工业控制 | 能源技术 | 汽车电子 | 通信网络 | 安防监控 | 智能电网 | 移动手持 | 无线技术 | 家用电器 | 数字广播 | 消费电子 | 应用软件 | 其他方案

电路设计->推荐公司电路图->ADI->将宽带互补DAC输出转换为单端信号的高CMRR电路,无需精密电阻 (CN0142)

将宽带互补DAC输出转换为单端信号的高CMRR电路,无需精密电阻 (CN0142)

作者:soothmusic时间:2012-10-14

电路功能与优势

将宽带DAC互补电流输出转换为单端信号的传统方法是使用中心抽头变压器,或者在差分转单端配置中使用一个单通道运算放大器。然而,变压器的低频非线性可能会限制其在DC附近使用;运算放大器方法则要求电阻严格匹配,以提供直流共模抑制、负载阻抗和互补DAC输出之间的增益匹配。如果匹配有误差,则最终输出也会产生误差。本电路利用差分接收放大器AD8130实现简单的差分转单端功能,无需使用昂贵的精密电阻,从而以更少的元件提供更高的精度。

AD8130还有一个优势,即具有业界领先的交流共模抑制性能(10 MHz时为70 dB)。可以利用这一特性抑制DAC数字地层与接收器模拟地层之间的噪声,这是此类混合信号应用的一个常见问题。

图1. 用接收器AD8130实现高速TxDAC差分转单端(原理示意图,未显示去耦和所有连接)
 
电路描述

本电路采用20 mA互补电流输出、低功耗、14位、125 MSPS、双通道TxDAC®数模转换器AD9117和低成本、270 MHz差分接收放大器AD8130。

通过改变FSADJI或FSADJQ与地之间的电阻值,可以在4 mA至20 mA范围内调整AD9117的满量程输出电流。本例使能了内部电阻选项,并将其设置为1.6 kΩ,以便提供最大20 mA电流输出。该配置要求将0b10100000写入AD9117的寄存器IRSET和QRSET。互补电流输出采用49.9 Ω外部电阻端接,以产生差分电压。采用满量程数字输入摆幅时,这些电阻上产生的电压彼此相差180°,大小介于0 V至1 V之间,因此峰峰值差分输出电压为2 V。一个47 pF电容与这些负载电阻并联,构成一个68 MHz一阶重构滤波器,并衰减奈奎斯特带宽之外的镜像。与AD8130输入引脚串联的两个49.9 Ω电阻可改善电路的整体失真性能。共模输出引脚CMLI和CMLQ可以用来提供附加偏移,但本例中未使用,而是将其接地。

AD8130是一款理想的互补产品,因为它有较大的平衡输入阻抗,可以将差分输入轻松转换为单端格式,并具有出色的交流共模抑制性能,如图2所示。

图2. AD8130共模抑制
 

AD8130带宽为270 MHz,支持AD9117在最大更新速率125 MSPS时产生的最高达约40 MHz的DAC输出频率。

本例中,AD8130的增益设置为1(RF,省去RG)。不过,只需改变RF/RG比,就能调整增益。电源设置为±5 V,但如果输出端需要更大摆幅,可以将其提高至最大±12 V。

 

为使本电路正常工作,必须考虑与DAC和运算放大器相关的裕量问题。DAC输出电压需保持在其规格范围内,防止内部电路引入失真。当DAC VDD = 3.3 V且VCM = 0 V时,AD9117输出必须小于±1 V,这可以通过49.9 Ω负载电阻和20 mA满量程电流来实现。当放大器输出端负载为1 kΩ时,AD8130要求1 V的电源电压裕量;因此,当采用±5 V电源时,输出摆幅不能超过±4 V。

谐波失真是本设计的重要标准。图3和图4分别显示了整个电路(AD9117 + AD8130)的二次和三次谐波失真测量结果,以及AD9117本身的谐波失真。测量在AD8130的增益设置为1(RF = 0,省去RG)的条件下进行。

图3. 电路的二次谐波失真(G = 1)
 
图4. 电路的三次谐波失真(G = 1)
 

如果时域应用需要更快的上升/下降时间,可以通过减小电容值来提高重构滤波器的截止频率。不过,与AD9117 DAC的内在性能相比,AD8130的270 MHz带宽会限制上升/下降时间和建立时间。该电路仍然可以在3次DAC更新(125 MSPS)的时间内建立。

0.1 μF电容对AD9917内部基准电压源去耦。应将一个0.1 μF低电感陶瓷去耦电容(图1未显示)与VDD相连,并使其非常靠近AD9117。

将AD8130的引脚4和RG(图2中显示为G2)连接到一个失调电压(VOFF),可以独立于放大器增益来调整AD8130的输出电压失调,使其值不为0 V。该配置中,VOFF出现在单位增益输出端,而AD8130的增益仍然为1+RF/RG

为了使本文所讨论的电路达到理想的性能,必须采用出色的布线、接地和去耦技术。至少应采用四层PCB:一层为接地层,一层为电源层,另两层为信号层。

所有IC电源引脚都必须采用0.01 μF至0.1 μF低电感多层陶瓷电容(MLCC)去耦至接地层(为简明起见,图中未显示),并应遵循各IC数据手册和教程MT-101的相关建议。

常见变化

只要将输出频率保持在AD8130的带宽范围内,就可以在本配置中使用其它TxDAC IC,例如AD9707、AD9717、AD9767或AD9744。



评论

技术专区