4位并行的BCD加法器电路图

　　 图二所示为4位并行的BCD加法器电路。其中上面加法器的输入来自低一级的BCD数字。下面加法器BCD的输出E3、E2、E1、E0和COUT至高一级 BCD数字,其A3和A1位接地,即当BCD校验信号为真时Y=1,A3A2A1A0= 0110,以实现加6的调整.当不需要BCD调整时Y=0,此时A3A2A1A0=0000,从而使输出结果无变化.

　　虽然4位并行加法器运算速度较快，但是所用逻辑门较多。