ICL7135引脚图及引脚功能描述

ICL7135为DIP28封装,芯片引脚排列如图2所示


图2 1CL7135芯片引脚
ICL7135引脚功能及含义如下:
(1)与供电及电源相关的引脚(共7脚)
.-V:ICL7135负电源引入端,典型值-5V,极限值-9V;
.+V:ICL7135正电源引入端,典型值+5V,极限值+6V;
.DGND:数字地,ICL7135正,负电源的低电平基准;
.REF:参考电压输入,REF的地为AGND引脚,典型值1V,输出数字量=10000×(VIN/VREF);
.AC:模拟地,典型应用中,与DGND(数字地)一点接地;
.INHI:模拟输入正;
.INLO:模拟输入负,当模拟信号输入为单端对地时,直接与AC相连.
　
(2)与控制和状态相关的引脚 (共12脚)
.CLKIN:时钟信号输入.当T=80ms时,fcp=125kHz,对50Hz工频干扰有较大抑制能力,此时转换速度为3次/s.极限值fcp=1MHz时,转换速度为25次/s.
.REFC+:外接参考电容正,典型值1μF.
.REFC-:外接参考电容负.
.BUFFO:缓冲放大器输出端,典型外接积分电阻.
.INTO:积分器输出端,典型外接积分电容.
.AZIN:自校零端.
.LOW: 欠量程信号输出端,当输入信号小于量程范围的10%时,该端输出高电平.
.HIGH:过量程信号输出端,当输入信号超过计数范围(20001)时,该端输出高电平.
.STOR:数据输出选通信号(负脉冲),宽度为时钟脉冲宽度的一半,每次A/D转换结束时,该端输出5个负脉冲,分别选通由高到低的BCD码数据(5位),该端用于将转换结果打到并行I/O接口.
.R/H:自动转换/停顿控制输入.当输入高电平时;每隔40002个时钟脉冲自动启动下一次转换;当输入为低电平时,转换结束后需输入一个大于300ns的正脉冲,才能启动下一次转换.
.POL:极性信号输出,高电平表示极性为正.
.BUSY:忙信号输出,高电平有效.正向积分开始时自动变高,反向积分结束时自动变低.
(3)与选通和数据输出相关的引脚(共9脚)
.B8～B1:BCD码输出.B8为高位,对应BCD码;
.D5:万位选通;
.D4～D1:千,百,十,个位选通.