74ls192引脚图资料

74LS192是双时钟方式的十进制可逆计数器。(bcd,二进制)。
◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。
◆ LD为预置输入控制端，异步预置。
◆ CR为复位输入端，高电平有效，异步清除。
◆ CO为进位输出：1001状态后负脉冲输出，
◆ BO为借位输出：0000状态后负脉冲输出。
74ls192引脚图:


74ls192功能表：