工业控制 | 能源技术 | 汽车电子 | 通信网络 | 安防监控 | 智能电网 | 移动手持 | 无线技术 | 家用电器 | 数字广播 | 消费电子 | 应用软件 | 其他方案

电路设计->基础电路图->其他基础电路图->可简化时钟网络设计的零延时发生器

可简化时钟网络设计的零延时发生器

作者:dolphin时间:2012-11-09

 生产商:上海莱迪思半导体有限公司 LATTICE SEMICONDUCTOR SHANGHAI CO., LTD.

 产品说明:

零延时时钟发生器ispClock5600A适用于高性能通信和计算产品,可产生20个时钟输出,每个输出的转换率都可以独立编程,提供标准输入输出和频率选择。ispClock5600A的锁相环(PLL)及分隔器系统可从参考输入综合多种时钟频率。

该发生器基于非易失系统内E2CMOS,与第一代ispClock5600器件兼容,但增加了很多新功能,各种参数性能也有了显著改进。最大压控振荡器(VCO)工作频率已经提升到800MHz。它支持33.33、100、133.33和50MHz时钟频率。输入时钟频率范围已经扩展到5MHz至400MHz,可支持8.192MHz。该器件还具有通用输出缓存,可为DDRII和QDRII存储器(高达400MHz)提供时钟。

ispClock5620A采用100引脚TQFP封装,有商用和工业用温度两种等级。



评论

技术专区