非隔离型DC-DC变换器的布线注意事项

非隔离型DC-DC变换器的布线注意事项

摘要：多年来不断涌现的集成DC-DC电源控制器提供了越来越好的性能。使产品设计人员从繁重的电源设计中解脱出来,减轻了不少压力,但同时也使许多工程师对系统供电电路的设计越来越掉以轻心,值得注意的是电源设计仍然是系统设计的一个关键部分,特别是对于开关型变换器的设计更要引起重视。本文主要讨论了在设计非隔离型DC-DC变换器时电路板的布线规则。

关键词：电源 DC-DC 变换器 EMI

优化布线的第一个规则是隔离变换器。DC-DC变换器是一个较强的电磁场干扰源。通常其EMI频谱范围自开关频率延伸至100MHz以上。为了减小电容性耦合和磁场环路耦合,必须将变换器远离其它电路、尤其是小信号模拟电路。隔离开变换器并不总是一件容易的事,有一些电路板的输入电压在变换器的一侧,输出电压分配到变换器的另一侧,例如,VME板卡或电信电路板有着电流高达20A的、非常复杂的走线,它们用一个单连接器引入输入电压,并将几个输出电压分配到背板上,最有效的办法是将DC-DC变换器放置在紧靠连接器的位置以减小阻性电压跌落,然而这个区域密布着接口驱动器、背板总线等等,具有相应的耦合噪声。如果在电路板上添加一个电源连接器,则需要额外的电路板面积和成本。

铜线上的电阻是最受制约的因素,对于给定长度和厚度的铜线,它的电阻是：

R=ρ×(1/S)

式中：1是铜线的长度,单位为米;S是铜线的面积,单位是平方米：ρ为材料的电阻率,铜的电阻率是1.7×10 -8Ω/m@20℃,或2.1×10 -8Ω/m@70℃。例如：20℃时,0.5cm宽和35μm厚的铜线其电阻是1mΩ/cm。这个值对于大多数情况或许是可以忽略的,但当在两上连续器和背板之间分配电压为2.5V、电流达10A的电源时,这个参数就不得不引起注意。

某些电路板上,铜线的厚度中包含了一层铅锡合金。这一层的等效电阻大约是铜的两倍。

铜的电阻率=2.07×10 -7Ω/m

锡的电阻率=1.14×10 -7Ω/m

综合考虑精度和线路损耗,变换器需远离连接器。在靠近连接器处对VOUT进行远程采样可以有效地限制性跌落,不过要注意容性耦合。为了将大电流限定在指定区域内,应将所有的电源线都接在连接器的一个端点上。

MOSFET驱动器

随着开关频率的提高,开关时间也变得越来越短-对于开关频率为500kHz的变换器,开关时间典型值为10ns。在此频率下,即使用最短的引线也会产生较大的阻抗,为保证MOSFET驱动电路的合理布线,需认真分析变换器的原理框图。

图1所示是用于笔记本电脑供电的同步整流、降压型控制,来自储能电容（C6和C7）的能量驱动MOSFET的栅极,通过几欧姆的阻抗至输出端。注意：高边N-沟道MOSFET（Q1）的栅极驱动为浮空状态,N沟道的驱动器工作过程与电荷泵一样。仔细考虑MOSFET导通时图1的电流通道,不难发现：任何等效串联电感都将对系统造成危害。有些情况下峰值电流较高仅仅会加重开关损耗,而有些情况下,由于交叉串扰（功率开关同时导通）会导致两个MSOFET被击穿。因此在下列元件之间理想的走线应该短而宽：C6和Vdd、C6和Q2（S）、C7和BST、C7和LX、Q1（G）和DH、Q2（G）和DL、Q1（S）和LX、Q2（S）和PGND。注意1cm布线的分布电感约为10nH。

C6和Q1和Q2供电,但不在同一个回路上。对于Q1它充当滤波电容,对Q2则是储能电容。因为C6不可能同时紧邻高边和低边驱动器安装,所以将它布放在紧靠Vdd和PGND的位置（峰值电流由此流过）,同时也靠近C7.MAX1710的PGND、DL和Vdd引脚紧靠在一起差非偶然,C6靠近Q2安装目的在于减小在PGND、C6（一）和Q2（S）之间的地线长度。将此地线在靠近PGND引脚处单点连至地平面。为了防止共模阻抗耦合,LX应连接到Q1,PGND/C6（一）连接到Q2的源极。当di/dt较大时,每个时孔将增加数十nH的电感,应尽可能限制过孔的数量,因此,最好将所有的功率元件放置在元件层,即使是SMD器件。

在具体应用中,选用的控制器常常裕量过大。例如,用一个10A控制器产生3A的输出。而考虑成本的原因,又常常选用最小裕量的MOSFET,于是片内驱动器驱动能力过量,导致栅极驱动过强。过量或过快的栅极驱动会产生较大的开关噪声和RF干扰,而较小或低速的栅极驱动将导致较大的MOSFET和二极管的开关损耗。折衷的方法是尽可能限制波形的摆率以减小EMI,并同时维持可接受的转换效率指标。

功率级的布线

开关型转换器中一些节点处的di/dt较高,还有些节点处的dv/dt较高,为减小它们的影响需尽量降低电路中的寄生电感。我们以一个升压变换器为例,所得结论可以推广到降压变换器。图2描绘了电路中寄存器电感所导致的问题：MOSFET断开---此时电感电流已经被MOSFET短路过。二极管的反向电容被快速充电,在二极管正极的节点处具有较高的dv/dt。MOSFET导通时,串联电感（LfT+LfD+LfC）增大了放电时间,因此也增加了MOSFET的开关损耗,同时这些电感还会产生噪声。

峰值电流受昌体管限制,晶体管的工作方式类似于电流源,对一个2A的MOSFET,峰值电流可能达到10A,这个变化的电流通过电感时将产生正比于电流变化量的电压：

v=L×[di(t)/dt]

整个瞬态变化过程相当于一个尖峰发生器,因此通过减小导线长度,而MOSFET、二极管和Cout周期采用短且宽的导线来减小寻散电感是非常必要的,另外,通过控制栅极驱动波形的斜率也可以达到减低噪声的目的。为了限制阻性电压跌落和过孔数目,功率级的SMD元件必须布置在电路板的元件面,功率导线的引线也在元件层。如果可能的话,功率也在同一层布线。为消除辐射区域,注意减小功率电流回路的区域。

当必须将电源线布在其它层面时,应选择从电感或滤波电容引出的导线（比如,降压变换器的Cout或降压变换器的Cin）。流过这些导线的电流近乎连续的,不会产生噪声而只有阻性跌落。如果此线分布在元件层的下一层,产生的杂散电感会比较小。为避免共模阻抗耦合,应将PGND、功率地和通用地平面分割开。

电容器和其它元件

高容量、低ESR的电容器很昂贵,合理的布线会保持它们应有的性能,将输出噪声从150mV降到50mV。纹波直接和电感量、电容的ESR和开关频率等因素相关,但是高频噪声（尖峰）取决于寄生分量和开关行为。根据开关频率,我们能够推测出类峰频率的频谱从1MHz到10MHz。

对于电感元件,由开关动作造成的变化的电流（di/dt）流过Lp1导致控制器Vcc过冲,计算如下：

v(t)=L×[di(t)/dt]

当L=10nH,ΔI=1A,Δt=50ns时,ΔV0.2V

需注意割离功率引线、合理布置PGND。另外需注意避免将其它连线穿过功率回路,用于分配输入电压的引线应当连接到输入电容与控制器的Vcc连线之前。输出电压的引线应在高频输出电容的连接点之后。