工业控制 | 能源技术 | 汽车电子 | 通信网络 | 安防监控 | 智能电网 | 移动手持 | 无线技术 | 家用电器 | 数字广播 | 消费电子 | 应用软件 | 其他方案

电路设计->电源电路图->其他电源电路图->利用低抖动LVPECL扇出缓冲器增加时钟源的输出数,附原理图、物料清单、装配图、数据手

利用低抖动LVPECL扇出缓冲器增加时钟源的输出数,附原理图、物料清单、装配图、数据手

作者:沉默的offer时间:2018-07-31

摘要:

电路功能与优势

许多系统都要求具有多个低抖动系统时钟,以便实现混合信号处理和定时。电路将ADF4351集成锁相环(PLL)和压控振荡器(VCO)与ADCLK948接口,后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑(LVPECL)输出。

现代数字系统经常要求使用许多逻辑电平不同于时钟源的高质量时钟。为了确保在不丧失完整性的情况下准确地向其它电路元件配电,可能需要额外的缓冲。此处介绍ADF4351时钟源和ADCLK948时钟扇出缓冲器之间的接口,并且测量结果表明与时钟扇出缓冲器相关的加性抖动为75 fs rms。

连接至ADCLK948扇出缓冲器的ADF4351 PLL

详情见上传文档(点击下载)


关键词:

评论

技术专区