高度集成的全新电源管理设计方案

概述：
本文讨论高度集成的全新电源管理解决方案的应用，这些新器件为RF系统、FPGA和处理器供电所带来的优势，以及有助于设计人员快速实现新设计的设计工具。

在通信基础设施中，毫微微蜂窝和微微蜂窝的兴起推动基站向更小型化方向发展，这对数字基带、存储器、RF收发器和功率放大器的供电提出了复杂要求，必须在最小的面积中提供最高的功率密度。典型的小蜂窝系统需要密度非常高的电源，它能以快速瞬变响应输送大电流以便为数字基带供电，同时利用低噪声、低压差调节器（LDO）为AD9361RF捷变收发器、温度补偿晶体振荡器（TCXO）和其他噪声关键电源轨供电。将开关稳 压器的开关频率设置到关键RF频段以外可降低噪声，并且同步开关稳压器可确保拍频不影响RF性能。降低数字基带的内核电压（VCORE）可将低功耗模式的 功耗降至最低，电源时序控制则可确保数字基带在RF收发器使能之前上电并运行。数字基带与电源管理之间的I2C接口允许改变降压调节器的输出电压。为提高 可靠性，电源管理系统可以监控其自身的输入电压和芯片温度，向基带处理器报告任何故障。

同样，医疗和仪器设备（如便携式超声设备和手持式仪器）的趋势也是尺寸越来越小，要求在更小的面积 上以更有效的方式为FPGA、处理器和存储器供电。典型的FPGA和存储器设计需要密度非常高的电源，它能以快速瞬变响应输送大电流以便为内核和I/O电 源轨供电，同时通过低噪声轨为锁相环（PLL）等片内模拟电路供电。电源时序至关重要，应确保FPGA在存储器使能之前上电并运行。带精密使能输入和专用 电源良好输出的稳压器支持电源时序控制和故障监控。电源设计师通常希望将同一电源IC用在不同应用中，因此，必须能够改变电流限值。这种设计重用可大幅缩 短产品上市时间，这是新产品开发流程中的关键要素之一。

具有1路12V输入和5路输出的FPGA的多轨电源管理常见设计规格：
●内核电轨：1.2V（4A）
●辅助电轨：1.8V（4A）
●I/O电轨：3.3V（1.2A）
●DDR存储器电轨：1.5V（1.2A）
●时钟电轨：1.0V（200mA）

典型的分立方案如图1a所示，4个开关稳压器连接到12V输入轨。一个开关稳压器的输出预调节 LDO以降低功耗。另一种方法如图1b所示，使用一个稳压器将12V输入降压至5V中间轨，然后再经调节以产生所需的各个电压。该方案的成本较低，但由于 采用两级电源转换，效率也较低。在以上两种方案中，各稳压器都必须独立使能，因此，可能需要一个专用电源时序控制器来控制电源的时序。噪声可能也是一个问 题，除非所有开关稳压器都能同步以降低拍频。