LTC1148的引脚配置和内部等效电路图

　　LTC1148的引脚配置和内部等效电路如图所示。①脚（P- DRIVE）外接P沟道MOSFET的栅极，此端子输出低电平时为地，高电平时为UI，UI低于8V时，外接MOSFET要使用逻辑电平的阈值器件，UI高于8V时要使用标准阈值的器件；②脚（NC）为空脚，接功率地；③脚（UIN）为电源端子，③脚与＠脚间要接入0.01~0.1μF的陶瓷旁路电容；④脚（CI）外接决定工作频率的电容，工作频率由此电容和输入电压决定；⑤脚（INTUcc）为内部工作电源端子，噪声较大时，要在⑤脚与①脚间接入0.01～0.1μF的旁路电容；⑥脚（ITH）是输出电压与内部基准电压的误差放大器的输出端子，外接滤波电容和电阻；⑦脚（SENCE一）是电流比较器的反相输入端子，接电流检测电阻的负端；⑧脚（SENCE＋）为电流比较器的同相输入端子，接电流检测电阻的正端；⑨脚（UFB），电压可调时，通过两只电阻对Uo进行分压，分得的反馈电压加到此端子，固定电压时此端子不用；⑩脚（SHUTDOWN）为关闭端子，此端接地为正常工作状态，接高电平为电源关闭状态，需要上升或下降1μs的逻辑控制信号；⑩脚（S- GND）为小信号接地端子，作为输出侧的地是输出电容的负端，作为小信号的地是除此以外的外接元器件的地；(12)脚（P-GND）为驱动功率电源接地端子，作为馈电侧的地是输入旁电容的负端与N沟道MOSFET的源极；(13)脚（NC）为空脚，可接功率地；(14)脚（N-DRIVE）外接N沟道MOSFET的栅极，此端子输出低电平时为地，输出高电平时为UI。

　　（a）LTC1148的引脚配置；（b）内部等效电路

　　图 LTC1148的引脚配置和内部等效电路图