工业控制 | 能源技术 | 汽车电子 | 通信网络 | 安防监控 | 智能电网 | 移动手持 | 无线技术 | 家用电器 | 数字广播 | 消费电子 | 应用软件 | 其他方案

电路设计->综合电路图->综合电路图->74ls165应用电路图大全(三款74ls165应用电路)

74ls165应用电路图大全(三款74ls165应用电路)

作者:fanxiaoxi时间:2022-11-02

  74LS165简介


  74LS165引脚图所上示。其:

  引脚A,B,C,D,E,F,G,H 并行输入端。 QH串行输出端。CLOCK:时钟输入端。

  CLOCK INHIBIT:时钟禁止端。当时钟禁止端CLK2为低电平时,充许时钟输入。

  SHIFT/LOAD:移位与置位控制端。 SER:扩展多个74LS165的首尾连接端。

  74ls165应用电路

  74LS165芯片上电后,首先设置SH/LD端为低电平,此时芯片将D0~D7脚上的高低电平数据存入芯片内寄存器Q0~Q7,然后设置SH/LD端为高电平,此时芯片将寄存器内数据通过SO串行发送(QH也会发送反相数据)。

  74ls165应用电路二

  TXD(P3.1)作为移位脉冲输出端与74LS165的移位脉冲输入端CLOCK相连;RXD(P3.0)作为串行输入端与74LS165的串行输出端QH相连;P3.2用来控制74165的移位与置入。

  74ls165应用电路三



  


关键词: 寄存器 74ls165

评论

技术专区