工业控制 | 能源技术 | 汽车电子 | 通信网络 | 安防监控 | 智能电网 | 移动手持 | 无线技术 | 家用电器 | 数字广播 | 消费电子 | 应用软件 | 其他方案

电路设计->综合电路图->综合电路图->CD4017组成的十进制除法电路图

CD4017组成的十进制除法电路图

作者:dolphin时间:2013-04-15

CD4017组成的十进制除法电路图
CD4017组成的十进制除法电路图

该电路工作原理如图1-8所示。它可以完成n(n=2~10 )次分频,只需将输出端 Yn 接至R (清零)端,则在 Yn 一 1 端便可输出 fi / n信号。若将 R 端接地,则从 Qco 端输出 fi/10信号。该除法电路与用JK,D 触发器组成的除法器相比,电路更为简单、灵活,尤其适于分频次数不是的整数次方的场合。按上述级联方法也可以实现多级十进制分频,如图 1 - 9 所示。三块 CD4017IC 级联可输出 fi / 10 、fi/100 、fi/1000信号。如果在各组 CD4017的Y0-Y9输出端均接上发光二极管 LED ,则可以很直观地看到输入时钟脉冲的个数。

CD4017组成的十进制除法电路图




关键词: CD4017 电路图

评论

技术专区