工业控制 | 能源技术 | 汽车电子 | 通信网络 | 安防监控 | 智能电网 | 移动手持 | 无线技术 | 家用电器 | 数字广播 | 消费电子 | 应用软件 | 其他方案

电路设计->微机单片机电路图->单片机综合电路图->串行数字锁相频率合成器的设计

串行数字锁相频率合成器的设计

作者:dolphin时间:2012-09-07

当前,随着数字技术的发展及微控制器在电子系统中的广泛应用,在很大程度上改变了传统的设计方法,数字频率合成技术的应用也日益广泛。数字频率合成器应用于通信设备中,使得工作频率的选择变得极为简单而又精确。并且随着大规模集成电路(LSI)技术和单片微机技术的迅速发展,大大促进了数字锁相频率合成器集成化程度的提高和体积的缩小,满足了通信设备的高集成度和超小型化的要求。特别适合某些特殊场合的应用。
串行数字锁相频率合成器体现了程序设计和锁相技术的结合。这种合成器从总体结构上看由单片机、锁相环及可编程分频器三部分组成。其中可编程分频器是单片微机与锁相环之间的接口,同时也是组成数字锁相频率合成器的关键部件。
1 “吞除脉冲”式数字锁相频率合成器的构成
锁相环路是一个负反馈相位控制系统。它由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)和可编程分频器(÷NP)四个基本部件组成。为保证足够小的信道间隔和高的工作频率,可采用吞除脉冲式数字锁相频率合成器。所谓“吞除脉冲”技术,就是采用高速双模前置分频器,根据模式控制电平的高低,来控制它的分频比为P 或P +1。此类数字锁相频率合成器的结构框图如图1所示。图中,fr为参考频率;fP为反馈频率;NP,A为分频比系数;fO为压控振荡器输出频率。工作时,前置分频器先按除“P + 1”方式工作,当吞除计数器计到预置状态后,转换成除“P”方式工作。当前置分频器完成一个工作周期后,又回到除“P + 1”工作状态。
具有吞除脉冲计数功能的可编程分频器的总分频比M有如下关系
M =P × NP+A
(1)
式中P为前置分频器的分频比。
2 MB1501芯片介绍
MB1501系列为日本富士通公司的大规模集成数字锁相频率合成器,采用CMOS工艺,是一种具有吞除脉冲功能的单片串行集成锁相频率合成器芯片。
2.1 MB1501的结构
MB1501系列包含内部振荡器,参考分频器,可编程分频器,相位检波器,锁存器,移位寄存器,双模高速前置分频器和一位控制锁存器等主要部件。只需外接环路滤波器、压控振荡器、单片微处理器等电路即可构成一个完整的全程扫描频率合成器。该系列芯片具有如下特点:
最高工作频率1.1GHz,输入信号的幅度不低于200mVp-p;工作电压为2.7~5.5V,典型值为3V;功耗低,在工作电压为3V,工作频率为1.1GHz时仅为45mW。
MB1501系列的封装有两种:直插式和贴片式。其引脚布置如图2所示。图中:
1、2脚为振荡器OSC的接入端,可接振荡晶体或作外标频信号输入端;
3脚VP为充电泵电源工作电压输入端;
4脚VCC为芯片工作电源端;
5脚DO为充电泵源输出端;
6脚GND为芯片地;


图1 “ 吞除脉冲”式锁相频率合成器组成框图

图2 MB1501引脚顶视图
7脚LD为锁定指示端,环路锁定时,LD为高电平,失锁时,LD为低电平;
8脚fin为前置分频器输入端,也就是环路VCO信号输出端;
9脚Clock为时钟输入端,上升沿有效;
10脚Data为串行编程数据入口;
11脚LE为负载使能输入端(内置上拉电阻),当LE为高时,数据被传送到相应的锁存器;
12脚FC为充电泵源输出特性设置端,当FC为低时,可倒置充电泵源及相位比较器的特性;
13脚fr为参考分频器输出信号端;
14脚fP为可编程分频器输出信号端,环路锁定时,fP应与fr相等;
15脚φP和16脚φr为鉴相器输出。
2.2 MB1501分频器的编程置数
由于MB1501芯片内设置了移位寄存器,所以该芯片必须采用串行输入方式实现分频比的设置。为了使载波频率的变化有较高的精度,若取参考频率fr为5kHz,在外接6MHz晶体使内部振荡器频率为6MHz的情况下,参考分频比为6MHZ / 5kHZ =1200。因此仅需改变MB1501可编程分频器的吞除脉冲计数器分频比A和可编程计数器分频比NP即可控制锁相环的输出频率fO,使其工作在相应的工作频率上。当环路锁定时,振荡器的输出频率为
fO =(P´ NP + A)× fr
(2)
可编程参考分频器的数据格式及设置程序如下:
1.可编程参考分频器数据格式
可编程参考分频器的数据格式如图3、图4所示。

图3 参考分频器的数据格式

 图4 可编程分频器的数据格式
其中“C”为目标锁存器控制位,“SW”为前置分频器计数模式控制位。对参考分频器“C”、“SW”均置“1”,对可编程分频器“C”置“0”。S1~ S14为参考分频器的分频比。可编程分频器中S1~S7为吞除脉冲分频比,即A=0~127;S8 ~S18为可编程分频比,即NP=16~2047,数据从最高位送入。当使能LE(11脚)有效时,在时钟信号Clock(9脚)的控制下,数据根据“C”位的值以串行方式通过引脚10被送入MB1501中相应的移位寄存器。据此,可编程分频器的分频比设置程序如下。
2.可编程分频器分频比设置程序
_SetFreq:
CLR
PE ;送参考分频器分频比
CLR
CK
MOV
A ,R7
MOV
R0 ,A
MOV
A ,@R0
MOV
R5 ,A
CALL
SetByte ;送8比特数据
INC
R0
MOV
A ,@R0
MOV
R5 ,A
CALL
SetByte
SETB
PE
CLR
PE ;送可编程分频器分频比
INC
R0
MOV
A ,@R0
MOV
R5 ,A
CALL
SetByte ;送8比特数据
INC
R0
MOV
A ,@R0
MOV
R5 ,A
CALL
SetByte
INC
R0 



与正交解调器实现简单接口的LO PLL 频率合成器: 
www.analog.com/zh/circuits-from-the-lab/CN0245/vc.html



评论

李雪峰 · 2012-08-31 10:59:29

与正交解调器实现简单接口的LO PLL 频率合成器:

http://www.analog.com/zh/circuits-from-the-lab/CN0245/vc.html?utm_source=EEPW&utm_medium=RF_center&utm_campaign=RFJul2012

技术专区